Circuit intégré « 74HCT595 » Registre à décalage 8 bits TSSOP-16

Description

• Circuit logique registre à décalage 8 bits (serial-in / parallel-out)
• Combine registre à décalage + registre de stockage (latch)
• Sorties non inversées
• Sorties 3 états (tri-state)
• Technologie CMOS HCT compatible TTL
• Tension d’alimentation : 4.5 V à 5.5 V
• Entrée série SER (DS) pour données
• Entrée horloge SH_CP (Shift Clock) : décale les bits
• Entrée horloge ST_CP (Latch Clock) : transfère vers sorties
• Entrée OE (Output Enable) :
  • 0 → sorties actives
  • 1 → haute impédance
• Entrée MR (Master Reset) :
  • 0 → remise à zéro du registre
• 8 sorties parallèles Q0 à Q7
• Sortie série Q7’ (QH’) pour chaînage de plusieurs circuits
• Fonctionnement :
  • données entrées en série
  • décalage bit par bit
  • transfert simultané vers sorties via latch
• Temps de propagation typique : 15 à 30 ns
• Fréquence de fonctionnement jusqu’à ~25 MHz
• Courant de sortie : environ ±6 mA
• Faible consommation (CMOS)
• Haute immunité au bruit
• Protection ESD élevée
• Boîtiers SMD : TSSOP-16
• Applications :
  • extension de sorties microcontrôleur
  • pilotage LED, afficheurs, relais
  • conversion série → parallèle
  • chaînage pour augmenter le nombre de sorties